CTC KCCY51 00CTC;-2!-M>12!"!r~2~ (͛(   18:0?;-7>2!-">12!"!r~ ( !;-7>2!!.">12!"!;-7>2!q0">12!"!;-7>2!A2">12!!"!!;-7>2!2">12!$"!$;-7>2>12!'"!'r~2=!;-7>2>12!.("!-(r~2=!;-7>2>12!("!(r~2=!;-72>12!)"!)Í;-72>12!)"!)r~2=!:1(=2!F:(<2e>#^#V^#V":*0G=(99~#!8(~2~#!":! +| ~2#SM###~ :*%:27[SMS*+~# ):%:2>27SM*:G(-:21G~(####> !C(+!\(&!(!!)!)!3)!L) !e)!~)!)~1(>1>0wͱx2026+:027+ͧ-;-! ":͵-ɯG:):~):e):L):3):):):(0x6Logisches Schaltbild Funktionl- Betriebsart Zaehler Betriebsart Zeitgebern- Prioritaetskette Kanalauswahlp-Kanalsteuerregisterr-Blockschaltbildt-Programmierbeispielv- Log. Schaltbild <-> CTC -D0 -D1 -D2 -D3 -D4 -D5 -D6 -D7 -*CS -KS0 -KS1 -*M1 -*IORQ -*RD -IEI IEO- -C/T0 Z/T0- -C/T1 Z/T1- -C/T2 Z/T2- -C/T3 -*REST - C INT*-x- Funktion D0-D7 Datenbus 8-Bit/CS Chip-Select KS1/KS0 Kanal-Select/M1 Masch.Zyklus /IORQ Int.Outp.Requ./RD Read /RESET RuecksetzleitC Clock Systemtakt /INT Int.AnforderungIEI Int.Freig. Eing.IEO Int.Freig. Ausg.C/TRG 0-3 Externer Takt/Zeitgeber /Trigger ZC/T0 0-2 Nulldurch- gangssignal Zeitgeberleitgz-& Betriebsart Zaehler Kanalsteuer- Zeitkonstanten- register register Logik (8 Bit) Register (8 Bit) int.Bus C/TRG Rueckwaertszaeh ZC/T0 externer (8 Bit) Null- Takteing. Sig. Betriebsart Zeitgeber tc*p*TC tc-Systemtakt p-Vorteiler TC-programmierte Zeitkonst. Kanalsteuer- Zeitkonstanten- register register int.Bus C Vorteiler Rueckwaertszaeh ZC/T0 Ausg.C/TRG Zeitgeber-Trigger-Eingang |-& Prioritaetskette der CTC IEI IEI IEO IEI IEO K1 K2 IEI IEO IEI IEO IEO K3 K4 Kanalauswahl D7 D6 D5 D4 D3 D2 D1 D0 V7 V6 V5 V4 V3 X X 0 Kanal 0 0 0 Kanal 1 0 1 Kanal 2 1 0 Kanal 3 1 1 16 Bit Zeiger I-Registerinhalt CTC-Kanal CPU ( 8 Bit ) 7 Bit 0 ~-& Format Kanalsteuerregister ueber CPU Kanal-Port-Adresse D0 = 1 Register bestimmt Betriebsart und Parameter des Kanals D7 D6 D5 D4 D3 D2 D1 D0 D0 = 1 1 - 1 festgelegt D1 = Rueckstellen 0 - nicht 1 - rueckstellen D2 = Zeitkonstante 0 - folgt nicht 1 - folgt D3 = Zeitg./Trigger 0 - C/TRG passiv 1 - C/TRG aktiv D4 = Triggerflanke 0 - negativ 1 - positiv D5 = Zeitg,/Vorteil. 0 - Faktor 16 1 - Faktor 256 D6 = Betr.artenwahl 0 - Zeitgeber 1 - Zaehler D7 = Inter.freigabe 0 - gesperrt 1 - freigegeben -& Blockschaltbild U 857 CTC 5N int. ZC/T0 5P C Logik K0 C/TRG0 DB ZC/T1 StB int.Bus K1 C/TRG1 ZC/T2 int. K2 C/TRG2 Logik int.Leitung K3 C/TRG3 Blockschaltbild eines Kanals Kanal Zeitkonst. steuerreg. register 8 Bit 8 Bit int.Bus C Vorteiler Rueckwaer Nullsig 8 Bit zaehler ZC/T 8 Bit ext.Takt/Zeitge. C/TRG -4 Kanalauswahl- Steuerwortauswahl- Interrupt-Programmierbeispiel-2Datenbit 1 (D1) 0- Datenbit 2 (D2) 0-#Datenbit 0 (D0) wird auf 0 gesetzt-!Auswahl durch Enter-Taste Abbruch und Uebernahme durch BRK-8Datenbit 0 (D0) 0-Datenbit 1 (D1) 0-Datenbit 2 (D2) 0-Datenbit 3 (D3) 0- Datenbit 4 (D4) 0- Datenbit 5 (D5) 0-Datenbit 6 (D6) 0-Datenbit 7 (D7) 0-!Auswahl durch Enter-Taste Abbruch und Uebernahme durch BRK-& interrupt-& Programmierbeispiel .Z80 PHASE START START EQU 1500H KANAL0 EQU 0 ITABCTC EQU 01D8H KANALX EQU 0 ZEITK EQU 0FFH STEUWORT EQU 0A7H ITAKAN EQU ITABCTC+(2*KANALX) INIT: DI ;CPU Int. sperr. LD HL,SERV LD (ITAKAN),HL ;Vektor eintr. LD A,LOW(ITAKAN) OUT (KANAL0),A LD A,STEUWORT OUT (KANALX),A LD A,ZEITK OUT (KANALX),A EI RET SERV: EI RETI -n'------R}>C-HMRW\afk--! ! !-( ˸>x2ַ>;;\\$44l4l4l$$l$$4444$$$,,, ., *,,2xxx(x((l000.02,.,*(*(& D \ \r\r\rD DrDD\\\\DDDB:V:V:Z4Z4^:^:::44::>>DD>>^>^>ZDZDV>V>B>llllLllhlh ||| |    D``\\XXD  , ,, ,,,ll||l|4l4|LlL|dld||l||l|l|l|l|dddd<<<<"<<8<8 \`\` d !!! !@@``2,,,,.,*,$,D,D|D|D|$,$|$$DDDD$$$<,<,<(>,<(:|<<<><:<<<><:,T,t,tttTT,TTttttTTTBJJJDDNNTTNNXNXNTTTTPNPNBNTJJDDJJT444ddd4dxxxxxxxxdiii