

## 3.F2 Teilprojekt F2: Prädiktive Modellierung von hochfrequenten Halbleiterbauelementen und integrierten Grundschaltungsblöcken

Der Trend zu immer höheren Verarbeitungsgeschwindigkeiten elektrischer Signale, z.B. in der stark aufkommenden Kommunikationstechnik, erfordert sowohl eine höhere Integration der Systemmodule ("system-on-chip") als auch höhere Arbeitsfrequenzen der elektronischen Baublöcke und der darin verwendeten elektronischen Bauelemente. Gemessen an den Technologie-Entwicklungszyklen von ca. 18 Monaten ("Moore's law"), die mittlerweile auch auf bipolare und BiCMOS-Schaltungen zutreffen, hat leider die Entwicklung von Design-Systemen zur Entwurfs-Automatisierung nicht Schritt gehalten: weder für heterogene Systeme noch für das zum Entwurf von Hochfrequenz-Schaltungen erforderliche Teilsystem stehen geeignete Modelle und Software-Werkzeuge zu Verfügung. Dies führt nicht nur zu einer erhöhten Zahl von Designzyklen sondern auch zu erhöhten Schwierigkeiten bei der Technologie-Entwicklung selbst und wird damit zu einem wichtigen Kostenfaktor.

Das beantragte Projekt liefert einen Beitrag zur Verbesserung bzw. Schaffung von Entwurfswerkzeugen für analoge und digitale Hochfrequenz-Schaltungen, deren Entwicklung und Realisierung mittlerweile in der Praxis den entscheidenden Engpaß bei einem System-Entwurf darstellt.

### 3.F2.1 Kenntnisstand bei der letzten Antragstellung

Typische Schaltungen im Hochfrequenzteil eines Systems sind im "analogen" Bereich (rauscharme) Verstärker (LNA) und Mischer, die häufig auch als Front-End-Module bezeichnet werden, und im digitalen Bereich Frequenzteiler und Multiplexer, die auf der Stromschaltertechnik (i.a. ECL) beruhen. Solche Schaltungen werden heute mit dem Ziel einer Systemintegration bevorzugt in BiCMOS-Technologien realisiert, wobei die integrierten Bipolartransistoren aufgrund ihrer Geschwindigkeit als aktive Bauelemente in diesen Modulen verwendet werden. Mit dem Aufkommen der Silizium-Germanium-(SiGe)Bipolartechnologie und der Integration in BiCMOS ist die Geschwindigkeit von Bipolartansistoren in den letzten Jahren sprunghaft angestiegen. In der übernächsten Generation werden bereits Transitfrequenzen, die ein Maß für die Geschwindigkeit einer Technologie darstellen, von deutlich über 100GHz erreicht werden.

Die Hauptprobleme während des Entwurfs von HF-Schaltungen in den o.g. Technologien sowie während der Technologie-Entwicklung selbst bestehen heute u.a. darin, daß (a) geeignete Modelle für die verwendeten *Hochfrequenz*-Bauelemente (Transistoren, passive Elemente) und (b) der Zusammenhang zwischen wichtigen Schaltungskenngrößen (z.B. Verstärkung, Bandbreite) und technologischen Parametern (z.B. Schichtwiderstände, Kapazitäten pro Flächeneinheit) fehlen. Problem (b) verursacht für die kostspielige Technologie-Entwicklung einen höheren Zeitaufwand, der zudem mit einem höheren Risiko verbunden ist. Problem (a) führt zu unnötigen zusätzlichen Iterationen während der Schaltungsentwicklung, deren Konsequenzen und Kosten sofort einsichtig sind. Beide Probleme zusammen verhindern eine zeitparallele Entwicklung von Technologie und Schaltungen ("concurrent engineering"), die nur durch eine sog. *prädiktive* Modellierung möglich ist. Unter *prädiktiv* versteht man hier

die Vorhersage von Bauelemente- und *Schaltungseigenschaften* auf der Basis von technologischen Daten (z.B. Design Rules, Dotierungsprofile, Schichtwiderstände) oder von Prozeßdaten (wie z.B. Implantationsdosis, Ausheiltemperatur) zeitlich wesentlich ( $> 1$  Jahr) vor der Qualifizierung eines Halbleiterprozesses für die Produktion.

In diesem Teilprojekt werden daher die folgenden beiden *Hauptziele* verfolgt:

- Prädiktive Modellierung von HF-Bauelementen mit dem Gewicht auf Bipolartransistoren, für die heute trotz drastischer Technologie-Fortschritte immer noch ein über 25 Jahre altes Modell verwendet wird. Letzteres hat sich mittlerweile sowohl für HF-Anwendungen als auch für eine prädiktive Modellierung als ungeeignet erwiesen (z.B. [13], [16]).
- Entwicklung von ausreichend einfachen und genauen Makromodellen für ausgewählte HF-Grundsaltungsblöcke, die gleichzeitig auch
  - als generische Benchmark-Schaltungen für eine schnelle Vorhersage der Technologie-Eigenschaften ("Performance") verwendet werden können und
  - der Verifikation der Bauelementemodelle in einer realistischen Umgebung dienen.

Die zum Erreichen dieser Ziele in diesem Teilprojekt durchgeführten Arbeiten erfolgen auf der Basis von bereits geschaffenen Voraussetzungen in Form eines fortschrittlichen Kompaktmodells (HICUM, z.B. [16][19][24][18]), eines mixed-mode Device-Simulators (DEVICE, z.B. [21][22]) und eines in der Praxis bewährten Programms zur Generierung von Modellparametern (TRADICA, z.B. [23][25][26]). Die Ergebnisse des Projekts sollen experimentell mithilfe verschiedener Technologien (insbesondere auf SiGe-Basis) verifiziert werden. Im folgenden sollen der Kenntnisstand und die Voraussetzungen zum Zeitpunkt des Projektstarts genauer dargelegt werden.

Methoden zur Modellierung von Halbleiterbauelementen sind in Bild 1 unter den Gesichtspunkten Komplexität und physikalischer Bezug grob klassifiziert. Mit Komplexität sind dabei u.a. Umfang der zu lösenden Gleichungen und des erforderlichen Wissens, Arbeit zur entsprechenden Implementierung und Beschaffung der erforderlichen Parameterwerte, sowie Rechenzeit gemeint. Unter physikalischem Bezug wird verstanden, wie eng der Zusammenhang der Modellgleichungen und -parameter zur Physik des zu beschreibenden Bauelementes ist. Die verschiedenen Methoden sollen kurz charakterisiert werden, um die Auswahl der in diesem Projekt verwendeten Modelle einsichtig zu machen.

- Beispiele für Modelle mit praktisch verschwindendem physikalischem Bezug sind solche, die auf einer Beschreibung der Bauelementekennlinien mithilfe von tabellierten Werten oder auf empirischen (Fit-)Funktionen zur Verhaltensbeschreibung beruhen. Sie werden üblicherweise dann eingesetzt, wenn die physikalischen Zusammenhänge unbekannt sind, es auf geringe Rechenzeiten ankommt oder keine geeigneten Modelle zu Verfügung stehen; allerdings kann hier die zuverlässige Implementierung in einem Simulator durchaus aufwendig sein.
- Im Gegensatz zu Verhaltensmodellen, die als Kompaktmodelle implementiert werden können, liegt der Schwerpunkt bei physikalischen Kompaktmodellen allerdings auf einem Zusammenhang der Modellgleichungsform und -parameter mit den grundsätzlichen physikalischen Prinzipien der Wirkungsweise eines Bauelementes. Ein Beispiel dazu ist die Beschreibung für die Sperrschichtkapazitäten in Transistoren, die in allen bekannten Modellen auf der vereinfachten Lösung der Poissongleichung beruht. Auf diese Weise werden mehr oder weniger automatisch wichtige grundlegende physikalische Parameter des Transistoraufbaus in der analytischen Modellbeschreibung berücksichtigt, die dann später z.B. zur Modellierung von Prozeßtoleranzen verwendet werden können. In Bild 1 wurden einige bekannte Kompaktmodelle eingetragen. Das Ebers-Modell (EM) Bipolartransistormodell ist

trotz seiner sehr geringen Komplexität immer noch wesentlich “physikalischer” als z.B. ein Tabellen- oder Verhaltensmodell, vernachlässigt aber gegenüber einem modernen Bipolartransistormodell wie HICUM eine große Zahl wichtiger physikalischer Effekte, die wiederum in HICUM mit einem entsprechenden Umfang an Gleichungen berücksichtigt werden müssen. Das Standard-MOS-Transistormodell BSIM3 ist sogar noch wesentlich komplexer hinsichtlich seiner Implementierung und des (hohen Aufwandes) zur Parameterextraktion.

- Die nächste Stufe der Modellierung stellt die numerische Bauelementesimulation dar (i.a. mit Device-Simulation bezeichnet). Hier werden die Halbleitergrundgleichungen bestehend aus Poisson und Kontinuitätsgleichungen zusammen mit makroskopischen Transportgleichungen auf numerische Weise in ein-, zwei-, oder drei-dimensionalen Gebieten gelöst. Der Implementierungsaufwand und die Rechenzeiten sind beträchtlich, so daß eine Anwendung für den Schaltungsentwurf *nicht* in Frage kommt - bis auf wenige Spezialprobleme (z.B. [24]). Erweiterungen der Device-Simulation auf die Modellierung z.B. nicht-quasistationärer Transportvorgänge oder elektro-thermischer Mechanismen führen zu einer fast beliebigen Erhöhung der Komplexität. Die Device-Simulation wird heute vielfach zur Vorhersage der Bauelemente-Eigenschaften z.B. der nächsten Technologiegeneration sowie zur Unterstützung der Entwicklung physikalischer Kompaktmodelle eingesetzt. Es sei erwähnt, daß die bis vor 5-10 Jahren noch propagierte “virtual fab”, bestehend aus Prozeß- und Device-Simulation sich in der Praxis aus verschiedensten Gründen nicht durchgesetzt hat.
- Die zur Zeit existierende höchste Komplexität wird bei der mikroskopischen Modellierung von Halbleitern erreicht. Hier werden einzelne Teilchen in einem Bauelement z.B. mit Monte-Carlo-Methoden hinsichtlich ihrer Transport-Eigenschaften untersucht. Für einfachere Probleme kann auch eine Lösung der gekoppelten Schrödinger-Poisson-Gleichung auf “konventionelle” numerische Weise erfolgen. Die mikroskopische Modellierung wird heute üblicherweise nur auf Forschungsebene eingesetzt, z.B. wenn die Gültigkeit der Device-Simulation nicht mehr gewährleistet ist.




Bild 1 Klassifizierung verschiedener Bauelemente-Modellierungsverfahren in der Halbleitertechnik nach Komplexität und physikalischem Bezug. Beispiele sind kursiv dargestellt.

Aus den obigen Ausführungen wird klar, daß die Verwendung physikalischer Kompaktmodelle für den Schaltungsentwurf am attraktivsten ist. Allerdings sind noch eine Reihe von Problemen zu lösen, bevor diese Modelle auch im Bereich der prädiktiven Simulation eingesetzt werden können.

Das vom Berichter für die Beschreibung schneller Bipolartransistoren entwickelte Kompaktmodell HICUM, dessen Ersatzschaltung in Bild 2 dargestellt ist, berücksichtigt zum Zeitpunkt der Antragstellung alle für die jeweiligen Bipolartechnologien (z.B. [27][28]) wesentlichen physikalischen Effekte und ist aufgrund der starken Nachfrage (insbesondere seitens der Industrie) mittlerweile auf dem Wege, sich als weltweit empfohlenes Standardmodell zu etablieren. Das Modell ist neben den bekanntesten Simulatoren ADS, SPECTRE-RF und ELDO-RF der führenden CAD-Firmen Agilent, Cadence und Mentor mittlerweile ebenfalls in vielen weiteren Simulatoren (u.a. APLAC, HSPICE, HSIM) verfügbar.

HICUM ist ein physikalisches Transistormodell. Ein solches ist durch folgende Eigenschaften gekennzeichnet:

- Die Modellgleichung eines jeden Ersatzschaltbildelementes (z.B. der innere Basisbahnwiderstand  $r_{Bi}^*$  in Bild 2) resultiert aus (i.a. vereinfachten) Lösungen einer physikalischen Grundgleichung.
- Die in einer Modellgleichung enthaltenen Modellparameter besitzen einen Zusammenhang mit den technologischen Daten (z.B. Dotierung, Schichtwiderstand) und den Abmessungen (z.B. Emitterbreite, -länge) des Bauelementes sowie den Materialparametern (z.B. Beweglichkeit). Dies gilt genau genommen nicht für alle Modellparameter, da es praktisch unmöglich ist, ein Kompaktmodell ohne gewisse "Smoothing"-Faktoren zu konstruieren, mit denen die Forderung nach stetig differenzierbaren Modellgleichungen realisiert wird. Allerdings können solche Smoothing-Faktoren in physikalisch relativ unkritischer Weise eingefügt werden.




Bild 2 HICUM Großsignal-Ersatzschaltbild: Standard-Version (Level2) mit allen relevanten physikalischen Effekten.

In Bipolartransistor-Kompaktmodellen werden die Modelle dem Schaltungsentwickler auch heute noch in Form von separaten Parameter-Bibliotheken zur Verfügung gestellt, in denen für jede Transistorgeometrie *ein* zugehöriger Parametersatz enthalten ist. Oft werden nur sehr wenige Parametersätze (=Transistorgeometrien) angeboten, da die Geometrieskalierung für das zur Zeit existierende SPICE Gummel-Poon Modell (SGPM) relativ schwierig ist und auch die in vielen Firmen immer noch die entsprechende Infrastruktur fehlt. Ein Kompaktmodell wie HICUM allein ändert an dieser Situation noch nichts. Erst die Kombination mit einer leistungsfähigen Infrastruktur zur geometrieskalierbaren Parameterextraktion ermöglicht es, die Vorteile eines physikalischen Modells voll auszuspielen, wenn eine vollständige, möglichst analytische, Beschreibung der Geometrieskalierung vorliegt. Hierzu ist das Programm TRADICA [23] im Laufe der Jahre als Werkzeug entwickelt worden, mit dem Parameter-Bibliotheken auf extrem schnelle Weise in konsistenter Form generiert werden können. Als Modul läßt sich TRADICA auch in ein Design-System integrieren und spielt dort eine Schlüsselrolle für statistische Simulationen (s. später). TRADICA dient mehr oder weniger als Informations-”Pool” zur vollständigen Charakterisierung einer Technologie (für Bipolartransistoren zur Zeit), seine Funktion soll im folgenden kurz erläutert werden.

Bild 3 zeigt zwei Beispiele für die graphische Benutzer-Schnittstelle von TRADICA, die zur Eingabe von technologieabhängigen Daten zur geometrie-skalierbaren Modellparameter-Generierung dient. Das obere Bild enthält den schematischen Querschnitt eines SiGe-Drift Heterojunction-Bipolartransistors (HBT) mit allen relevanten Abmessungen, die zum großen Teil aus dem Layout und teilweise aus speziellen Messungen oder aus Rasterelektronen-Mikroskopaufnahmen ermittelt werden. (Letztere stehen während einer Technologieentwicklung in einer Halbleiterfirma immer zur Verfügung.) Wie der obere Teil der Maske zeigt, existieren noch weitere Bilder u.a. für die Eingabe von Daten für spezielle Transistorstrukturen. Das Programm bietet entsprechende Eingabemasken auch für eine Reihe anderer Bipolar-Technologien an.

Das untere Bild enthält als Beispiel die Eingabemaske für die allgemeinen *spezifischen* elektrischen Parameter, die unabhängig vom Layout des Transistors sind. Dies sind u.a. Schichtwiderstände und flächen- oder längenspezifische Sperrschichtkapazitäten. Ähnliche Eingabemasken existieren für die spezifischen Parameter, die zu bestimmten Kompaktmodellen gehören (HICUM, SGPM). Die spezifischen elektrischen Parameter werden anhand von Messungen (oder auch Device-Simulationen) an Transistoren und speziellen Teststrukturen bestimmt. Weitere Eingaben umfassen Prozeßtoleranzen und andere, eine Technologie, charakterisierende Informationen (wie z.B. Abrundungen von Fenster-Ecken durch die Lithographie), die für die korrekte Generierung von geometrie-skalierbaren Modellparameter-Bibliotheken erforderlich sind.

Wenn eine Technologie vollständig in TRADICA charakterisiert ist, kann durch Angabe der Transistorkonfiguration, die durch die Emitterabmessungen sowie die Anzahl der Emitter-, Basis- und Kollektorstreifen gekennzeichnet ist, eine Parametergenerierung erfolgen. Die Zeit zur Berechnung einer Bibliothek mit z.B. 100 verschiedenen Transistorkonfigurationen einschließlich Arbeitspunktdaten eines jeden Transistors ist  $<1s$  (und daher bisher nicht notwendig gewesen genau zu messen). Bei Bedarf können ohne meßbaren Zeitaufwand jederzeit beliebig viele weitere, für die Schaltungsoptimierung benötigte Transistorkonfigurationen hinzugefügt werden. Interessante Eigenschaften für den Modellierer und Schaltungsentwickler sind die Ausgabe von Arbeitspunktgrößen wie Transitfrequenz, maximale Oszillationsfrequenz, oder minimale Rauschzahl eines Transistors oder eine Dimensionierung der Emitterabmessungen.

Da das Programm in den Batchbetrieb umgestellt werden kann, ist eine Integration in ein Designsystem, z.B. auch für automatische Schaltungsoptimierung oder statistische Simulatoren, relativ einfach möglich.




Bild 3 Beispiele für die graphische Benutzer-Schnittstelle von TRADICA zur Eingabe von technologieabhängigen Daten zur geometrie-skalierbaren Modellparameter-Generierung.

### 3.F2.2 Angewandte Methoden, Ergebnisse und ihre Bedeutung

Die Darstellung der Ergebnisse bezieht sich auf den Zeitraum von September 2000 (Datum des Bewilligungsschreibens: 13.09.2000) bis Juni 2001 (Anfertigung dieses Berichts) und wurde zur besseren Übersicht in verschiedene Arbeitsgebiete unterteilt. Zusätzlich wurden die bis zum Ende der Förderperiode noch beabsichtigten Arbeiten bzw. deren erwarteter Abschluß mit einbezogen.

#### 3.F2.2.1 Prädiktive und statistische Modellierung

Üblicherweise erfolgt die prädiktive Modellierung von Halbleiterbauelementen mithilfe der Prozeß- und Device-Simulation (vgl. Bild 4a), möglicherweise kombiniert mit “Design of Experiments” (DoE) und “Response Surface Methods” (RSM). Letztere Methoden werden oft während der Prozeßentwicklung angewendet um die unkorrelierten Einflußfaktoren des Prozeßablaufs (wie z.B. Implantationsdosis oder Ausheiltemperatur) auf die interessierenden elektrischen Bauelemente-Eigenschaften zu finden. Sollen aus den erhaltenen Ergebnissen für einen bestimmten Prozeßablauf Eigenschaften von sog. Benchmark-Schaltungen ermittelt, d.h. vorhergesagt werden, so ist zunächst die Extraktion von Parametern der Kompaktmodelle für die in der Schaltung verwendeten Bauelemente erforderlich. Eine solche Extraktion aus simulierten Daten ist oft kaum weniger zeitaufwendig als für Messungen; zudem lassen sich nur mit entsprechender Erfahrung (und geeigneter Infrastruktur) *ausreichend genaue* Kompaktmodelle erstellen. Erst danach können Schaltungsentwurf und -simulation erfolgen. Diese Vorgehensweise besitzt eine Reihe von Nachteilen, deren wichtigste im folgenden genannt sind:

- Prozeß- und Device-Simulation sind sehr rechenintensiv. Weiterhin ist die Prozeß-Simulation insbesondere für Bipolartechnologien zu ungenau. Hier ist i.a. eine Anpassung der Modelle oder Eingangsgrößen durch Kalibrierung mit Wafer-Short-Loops erforderlich, wodurch im Grunde genommen die vorhersagende Eigenschaft verloren geht. Trotzdem liefern die angepaßten Prozeßmodelle oft immer noch keine ausreichende Übereinstimmung mit den elektrischen Zielwerten, so daß lange Simulationsschleifen erforderlich sind.
- Die Parameterextraktion liegt der Praxis i.a. außerhalb des Erfahrungsbereiches von Prozeßingenieuren und kostet weitere Wochen Zeit, bevor Modellparameter existieren. Ebenso haben Modellentwickler i.a. wenig Erfahrung mit den relevanten Benchmark-Schaltungen und Schaltungsparametern, insbesondere im HF-Bereich; auch dies erhöht den Aufwand und Zeitbedarf, bis die gewünschten Ergebnisse zur Verfügung stehen.
- Die Bestimmung von Modellparametern für “kleine” Bauelementestrukturen, die in beiden lateralen Richtungen des Layouts ähnliche Abmessungen aufweisen, erfordert i.a. dreidimensionale Simulationen und damit extrem hohe Rechenzeiten.

Daher ist der geschilderte Ablauf in der Praxis wenig erfolgreich und das Interesse an einer funktionsfähigen Alternative sehr groß. Das wichtigste Ziel muß hierbei das Ersetzen von Prozeß-Simulation und Parameter-Extraktion sein. Dies würde allerdings die Verwendung von numerischen Modellen der Device-Simulation im Schaltungsentwurf erfordern, was ebenfalls nicht akzeptabel ist. Ein geometrieskalierbares physikalisches Kompaktmodell, welches in lateraler Richtung (Layout) bereits prädiktiv ist, stellt dann eine Lösung des Problems dar, wenn es prädiktive Eigenschaften hinsichtlich von Prozeßänderungen auch in vertikaler Richtung (d.h. Dotierungsprofile), hat. Diese Eigenschaft kann durch die Entwicklung zusätzlicher Modellgleichungen erreicht werden, in denen die physikalischen Modellparameter durch geeignete Beziehungen (“vertikale Skalierungsgleichungen”) in Abhängigkeit von unkorrelierten fundamentalen Prozeßparametern ausgedrückt werden. Letztere sind bei einem Bipolartransistor u.a. der Schichtwiderstand der inneren Basis,  $r_{SBi0}$ , die Dotierung  $N_{Ci}$  und auch die

Weite  $w_{C_i}$  des inneren Kollektors. Die meßtechnische Erfassung dieser fundamentalen Prozeßparameter geschieht über spezielle Teststrukturen, die als “process control monitors” (PCM) bezeichnet werden und auf jedem Chip vorhanden sind.

Vertikale Skalierungsgleichungen wurden für HICUM und, in beschränkter Form, sogar für das SGPM bereits vor längerer Zeit für konventionelle Prozesse entwickelt und in TRADICA implementiert. Dies ermöglicht die Realisierung des in Bild 4b dargestellten und im Vergleich zu Bild a wesentlich kompakteren Ablaufes.




Bild 4 Ebenen der prädiktiven Modellierung: (a) konventionelle Methode mit Prozeß- und Device-Simulation; (b) verbesserte Methode mit physikalischen Bauelemente-Kompaktmodellen; (c) physikalische Kompaktmodelle für Bauelemente und Benchmark-Schaltungen.

Die Aufgabe in diesem Teilprojekt ist die Erweiterung dieser Beziehungen auf fortschrittliche SiGe-Transistoren, in denen der maximale Ge-Gehalt 10% übersteigt. Dazu sind allerdings ebenfalls zunächst die grundlegenden Modellgleichungen des verwendeten Kompaktmodells entsprechend zu erweitern (s. später).

Das Ziel ist, den Ablauf in Bild 4c zu ermöglichen, der gegenüber Bild a durch die Verwendung von physikalischen Kompaktmodellen für Bauelemente und (Benchmark-)Schaltungen den Zeitaufwand für die Vorhersage von Schaltungseigenschaften in Abhängigkeit von Prozeßänderungen oder -schwankungen um Größenordnungen reduziert. Zu erwähnen ist, daß es in den Abläufen nach Bild b und c in der Realität durchaus sinnvoll ist, zu Beginn *einmalig* die

Device-Simulation in begrenzter Form für die Ermittlung von Nominalparametern einzusetzen, wenn die Prozeßänderungen zu groß werden.

Das Prinzip der vertikalen Skalierungsgleichungen soll an dem relativ einfachen und übersichtlichen Beispiel des Einflusses der Kollektordotierung unter dem Emitter,  $N_{Ci}$ , auf damit korrelierte HICUM-Parameter veranschaulicht werden. Dabei kennzeichnet ein Stern die durch eine Prozeßschwankung veränderte Größe. In dem hier betrachteten Fall ist daher  $N_{Ci}$  der Nominal- bzw. Referenzwert (ohne Stern) und  $N_{Ci}^*$  der veränderte Wert, der die Prozeßschwankung enthält.

Die Änderung der Kollektordotierung kann durch die Änderung der inneren BC-Sperrschichtkapazität (bei 0V) *gemessen* werden, die zu den PCM-Strukturen zählt. Im einfachsten Fall gilt für das Verhältnis von veränderter zu nominaler Kollektordotierung

$$r_{NCi} = \frac{N_{Ci}^*}{N_{Ci}} = (1 + \Delta c_{jCi})^2, \quad (1)$$

wobei

$$\Delta c_{jCi} = \frac{C_{jCi0}^* - C_{jCi0}}{C_{jCi0}} \quad (2)$$

die gemessene normierte Änderung der Sperrschichtkapazität bezeichnet. Die veränderte Diffusionsspannung des BC-Überganges ist dann

$$V_{DCi}^* = V_{DCi} + 2V_T \ln(r_{NCi}) \quad (3)$$

mit  $V_T$  als Temperaturspannung. Für die weiteren Berechnungen wird die durch die Dotierungsänderung ebenfalls veränderte Elektronenbeweglichkeit im inneren Kollektor benötigt bzw. das entsprechende das Verhältnis zum Nominalwert,

$$r_{\mu nCi} = \frac{\mu_{nCi}^*}{\mu_{nCi}} = \frac{\mu_{nCi}(N_{Ci}^*)}{\mu_{nCi}(N_{Ci})}, \quad (4)$$

das sich direkt durch Einsetzen von  $N_{Ci}^*$  in die entsprechende Beweglichkeitsgleichung ergibt. Damit können die veränderten Modellparameter des kritischen Stromes  $I_{CK}$ , der den Einsatz von Hochstromeffekten in HICUM beschreibt, berechnet werden:

$$r_{Ci0}^* = r_{Ci0} \frac{r_{wCi}}{r_{NCi} r_{\mu nCi}}, \quad V_{lim}^* = V_{lim} \frac{r_{wCi}}{r_{\mu nCi}}, \quad V_{PT}^* = V_{PT} r_{wCi}^2 r_{NCi}. \quad (5)$$

Dabei ist  $r_{wCi}$  die normierte Schwankung der Kollektorweite, die mit der gleichen PCM-Struktur gemessen werden kann, allerdings bei der Betriebsbedingung, daß der gesamte Kollektor völlig verarmt ist ("punch-through").

Aus einer weiteren Verhältnisbildung folgt der Modellparameter zur Beschreibung der Transitzeit im Kollektor:

$$\tau_{pCS}^* = \tau_{pCS} \frac{r_{wCi}^2}{r_{\mu nCi}}. \quad (6)$$

Einige der angegebenen Gleichungen können in ihrer Genauigkeit durch etwas kompliziertere Beziehungen verbessert werden ohne daß jedoch der Rechenaufwand wesentlich steigt. Es sei hier bemerkt, daß die Berechnungszeit der veränderten Modellparameter für *alle* in einer *typischen* Bipolarschaltung verwendeten Transistorelemente wesentlich geringer ist als die Zeit, die Schaltungssimulationsprogramme benötigen, um alleine ihre Lizenz zu finden.

Auf eine ähnliche wie die oben beschriebene Weise werden alle Kompaktmodell-Parameter, die einen physikalischen Bezug besitzen, aus einer geringen Zahl von gemessenen PCM Variablen neu berechnet. Kritisch ist hierbei die Formulierung der prädiktiven Beziehungen für die Modellparameter des eigentlichen Transistors, da diese stark verknüpft und nichtlinear sind. Im Gegensatz dazu lassen sich die entsprechenden Beziehungen für die Modellparameter der externen Transistorbereiche leicht formulieren. Es ist daher erforderlich, die hergeleiteten Beziehungen zunächst anhand des eigentlichen Transistors für eine gesamte Klasse von Bipolartechnologien zu verifizieren. Dazu eignen sich 1D Prozeß- und Device-Simulationen. Bei einer solchen Verifikation kommt es nicht so sehr darauf an, ob die Simulation den Prozeß exakt beschreibt, da die prädiktiven Beziehungen überwiegend auf einer Verhältnisbildung beruhen (, die durchaus nichtlinear sein kann; vgl.  $r_{wCi}$  in (5) und (6)) und die absolute Genauigkeit durch die (z. B. über Messungen einstellbaren) Nominalwerte bestimmt wird.

Bild 5 zeigt als Beispiel den Einfluß gezielter Prozeßänderungen auf die stromdichteabhängige Transitfrequenz. Die Symbole sind Ergebnisse einer kalibrierten 1D Prozeß- und Device-Simulation, während die Linien Ergebnisse des Modells (HICUM mit vorhergesagten Parametern) sind. Die mittleren Kurven (Quadrate und durchgezogene Linie) stellen dabei den Nominalfall dar, für den die Kompaktmodell-Parameter bestimmt wurden. Die oberen und unteren Kurven resultieren aus einer Änderung der Kollektordotierung ( $\pm 50\%$ ) und der Emitter-Ausheiltemperatur ( $\pm 10^\circ\text{C}$ ). Für die letzteren Fälle wurden nur die Änderungen der Prozeßmonitore ermittelt und zur Berechnung der Änderung aller damit zusammenhängenden Modellparameter verwendet. Es sei bemerkt, daß die Schwankungen von  $f_T$  in Bild 5 deutlich größer als die in einem Produktionsprozeß sind. Somit läßt sich mit dem Verfahren offensichtlich auf schnelle und verhältnismäßig einfache Weise eine genaue Vorhersage des Einflusses von gezielten Prozeßänderungen auf wichtige elektrische Hochfrequenz-Transistoreigenschaften in relativ weiten Grenzen, z.B. im Rahmen einer Prozeßentwicklung, treffen.




Bild 5 Prozeßschwankungen der Transitfrequenz als Funktion der Kollektorstromdichte.

Nachdem nun analytische Beziehungen zur Vorhersage der Änderung elektrischer Transistoreigenschaften in Abhängigkeit von wenigen PCM-Variablen vorliegen, kann der Aufbau einer

statistischen Modellierungsmethode in Angriff genommen werden. Die hierbei vorherzusagenen Schwankungen sind wesentlich kleiner als z.B. gezielte Prozeßänderungen während der Technologieentwicklung. Die statistische Modellierung ist quasi als Kleinsignalfall der vorher behandelten prädiktiven Modellierung aufzufassen.

Für statistische Simulationen, häufig in Kombination mit sogenanntem Design-Centering, existieren in der Literatur eine Vielzahl von Vorschlägen. Interessanterweise haben sich diese aber in der Praxis (z.B. der Industrie) bis heute nicht durchgesetzt. Gründe dafür sind u.a.

- der Aufwand der Methoden hinsichtlich der Rechenzeit und des erforderlichen technischen Wissens,
- die beschränkte Gültigkeit vieler Methoden auf digitale CMOS-Anwendungen und auf Bipolar-Anwendungen unter Vernachlässigung des *dynamischen* Verhaltens. Dem Berichter sind keine Veröffentlichungen von vertikalen Skalierungsgleichungen für das dynamische Verhalten von Bipolartransistoren bekannt (mit Ausnahme der einfachen Relationen in [15], die bereits seit einiger Zeit u.a. bei IBM verwendet werden).

In der Praxis werden hingegen wesentlich einfachere Methoden zur Abschätzung des Einflusses von Prozeßtoleranzen verwendet, bei deren Anwendung allerdings Vorsicht geboten ist. Die zwei gängigsten Methoden sind (a) die Worst-Case (WC) Simulation und (b) die Monte-Carlo (MC) Simulation mit i.a. unkorrelierter Variation der Modellparameter. Die beiden Methoden sollen im folgenden kurz erläutert und die jeweils wichtigsten Gründe für ihr häufiges Fehlschlagen in der Praxis sollen aufgezeigt werden.

Die WC Simulation beruht auf der Erzeugung von Kompaktmodell-Parametern, die den schlechtesten Fall einer gewählten Schaltungseigenschaft (wie z.B. Gatterlaufzeit) reproduzieren. Offensichtlich ist die resultierende Kombination der Modellparameter von Schaltungstyp *und* -eigenschaft abhängig. Es ist daher zu erwarten, daß diese WC Modellparameter bei völlig anderen Schaltungen *oder* anderen interessierenden Eigenschaften nicht den schlechtesten Fall repräsentieren; dies kann man relativ einfach für das Beispiel ECL-Gatter und HF-Verstärker (LNA) zeigen. Eine weitere Schwierigkeit bei dieser Methode liegt in der Auswahl des Verfahrens und der Kriterien zur Erzeugung des WC-Modellparametersatzes.

Bei der MC Simulation, die in gängigen Schaltungsanalyseprogrammen angeboten wird, werden alle Kompaktmodell-Parameter (wie z.B. Sättigungsstrom, Basisbahnwiderstand etc.) zufällig variiert und für jede Kombination eine Schaltungssimulation durchgeführt. Dies setzt voraus, daß die Kompaktmodell-Parameter nicht miteinander korreliert sind, was eine absolut unhaltbare Annahme ist! Daher liefert dieses Verfahren keine sinnvollen Ergebnisse. Außerdem ist die Methode aus Rechenzeitgründen auf relative kleine Schaltungen beschränkt.

Die Rechenzeit bei der MC Methode kann zunächst einmal dadurch reduziert werden, indem die Schwankungen der Kompaktmodell-Parameter aus Schwankungen eines wesentlich kleineren Satzes von prozeßspezifischen Parametern erzeugt werden. Dies ließe sich im Prinzip durch den Einsatz der Prozeß- und Device-Simulation mit anschließender Parameterextraktion erreichen. Da allerdings diese Schleife mehrfach durchlaufen werden muß, ist die Realisierung aus Gründen der Rechenzeit ausgeschlossen. Außerdem ist eine automatische Extraktion der Kompaktmodell-Parameter erforderlich, die für keines der bekannten Modelle existiert. Eine Lösung des Problems bieten die prädiktiven analytischen Beziehungen, die weiter oben beschrieben wurden. Nicht nur ist die Rechenzeit vernachlässigbar gering, sondern es wird auch die Parameterextraktion innerhalb der Schleife vermieden.

In einem weiteren Schritt kann auch die MC Schaltungs-Simulation durch eine RSM ersetzt werden, da ja die prozeßspezifischen Einflußfaktoren (PCMs) bekannt sind. Diese Methode ist hier realisiert worden und vom prinzipiellen Ablauf her in Bild 6 dargestellt. Nach der Defini-

tion der zu absolvierenden Läufe, z. B. über eine DoE-Tabelle, wird eine Schleife abgearbeitet. Darin ist das Program TRADICA dafür verantwortlich, die Modellparameter-Bibliothek (“compact model parameter library”) für jede gewünschte Prozeßschwankung, d.h. Kombination der Prozeßparameter, zu generieren. Mit diesen Parametern wird dann eine Schaltungssimulation durchgeführt, in der die Daten zur Berechnung der gewünschten Kenngrößen (FoM = Figure of Merit) erzeugt werden. Nachdem die Schleife abgearbeitet wurde, werden die Koeffizienten der Polynome, die zur Konstruktion der “Response Surfaces” verwendet werden, durch z.B. Regression bestimmt. Anschließend wird mit einer MC Methode die Verteilungsfunktion (“p.d.f.”) einer jeden gewünschten Kenngröße durch Auswertung von Polynomen anstelle von Schaltungssimulationen generiert. Dies führt zu einer drastischen Verringerung der Rechenzeit. In einem letzten Schritt kann dann *die* Kombination der Prozeßparameter bestimmt werden, die dem Worst-Case bzgl. einer gewünschten Kenngröße (z.B. Transitfrequenz bei Digitalschaltungen) entspricht; aus dieser Kombination wird dann die WC Parameterbibliothek generiert. Auch diese ist - wie bereits früher erwähnt - nur für die ausgewählte Schaltung und Kenngröße gültig; dieses Problem ist dem Prinzip der WC Parameterbibliothek eigen und nicht der hier verwendeten Methode.

Es sei bemerkt, daß die zu simulierende Schaltung nicht auf ein Transistormodell beschränkt ist, sondern im Prinzip beliebig kompliziert sein kann. Allerdings kann auch bei einer zu hohen Anzahl von veränderten Prozeßparametern oder einer Schaltung, die eine hohe Rechenleistung erfordert, die Rechenzeit für diese Methode für Schaltungsentwickler zu groß werden.




Bild 6 Prinzipieller Ablauf der statistischen Simulation.

Bild 7 zeigt einen Vergleich zwischen einer gemessenen und mit dem in Bild 6 gezeigten Ablauf simulierten statistischen Verteilung der maximalen Transitfrequenz für zwei verschiedene Transistortypen (“high-performance” und “high-voltage”) einer Bipolartechnologie. Diese Transistortypen besitzen stark unterschiedliche Hochstromeigenschaften im Kollektor, die das Maximum der Transitfrequenz entscheidend bestimmen. Trotz dieser Unterschiede weist die hier beschriebene Methode in beiden Fällen eine gute Übereinstimmung der Standardabweichung auf. Die leichte Verschiebung der Kurven (unter 0.5%) entspricht einer geringen Abweichung der Modellcharakteristik bei der eingestellten Spannung  $V_{CE}$  im Nominalfall.

Grundsätzlich ist zu bemerken, daß die statistische Charakterisierung und Modellierung der HF-Eigenschaften von Transistoren und Schaltungen aufgrund des höheren Meßaufwandes bisher nur sehr selten durchgeführt wird, dagegen aber von HF-Schaltungsentwicklern immer

stärker gefordert wird. Die in diesem Teilprojekt bearbeiteten Grundschaltungen und ihre Realisierung sowie die angestrebten Messungen direkt auf dem Wafer sind daher auch für die Lösung dieses Problems erforderlich und besonders geeignet.




Bild 7 Statistische Verteilungsfunktion der maximalen Transitfrequenz für die Version eines (a) "high-performance" und (b) "high-voltage" Transistors einer Bipolartechnologie (@  $V_{CE} = 2V$ ). Das Histogramm und die durchgezogenen Linien repräsentieren experimentelle Daten, während die gestrichelte Kurve dem Modell entspricht. Man beachte den gestreckten Maßstab der x-Achse.

Grundsätzlich könnten die prädiktiven Gleichungen zusammen mit den Modellgleichungen in den Simulator implementiert werden. Davon wird hier aus verschiedenen Gründen abgesehen, u.a.:

- Der Zugriff auf den Modellcode eines kommerziellen Schaltungssimulators ist bereits für die eigentlichen Modellgleichungen schwierig.
- Die Simulator-Modell-Interfaces sind in allen Simulatoren unterschiedlich und teilweise viel zu kompliziert, wodurch eine Modellimplementierung grundsätzlich zu aufwendig ist und den CAD-Firmen überlassen werden sollte. Da diese aber nur dann eine Implementierung vornehmen, wenn Kunden auch das Modell verlangen, ist eine Realisierung von Änderungen oder neuen Modellen zeitlich völlig unsicher und für Entwicklungszwecke absolut ungeeignet.

- Die Variation von Bipolartransistor-Strukturen in den verschiedensten Technologien ist ungleich größer als für MOS-Transistoren. Daher sind für die Gleichungen, die die Geometrieskalierung bewerkstelligen und ebenfalls für die prädiktive Modellierung benötigt werden, öfter Erweiterungen und Modifikationen erforderlich als für Änderungen der eigentlichen Modellgleichungen. Aus den o.g. Gründen ist es daher vom Gesichtspunkt der Modellentwicklung her nicht sinnvoll, die Geometrieskalierung in einem kommerziellen Schaltungssimulator zu implementieren.
- Schaltungssimulatoren wie z.B. Saber, die ein akzeptables Simulator-Modell-Interface anbieten, sind in der HF-Schaltungsentwicklung wiederum nicht akzeptiert, so daß sich aus Erfahrung des Berichters eine Modellimplementierung darin nicht lohnt.
- Die Zeit zur Generierung der Modellparameter-Bibliotheken in Bild 6 durch TRADICA ist vernachlässigbar gering im Vergleich zur Rechenzeit des Simulators.

Die hier beschriebene Methode der prädiktiven und statistischen Modellierung und Simulation kann sicherlich noch verbessert werden. Zunächst sollen allerdings erst einmal weitere experimentelle Überprüfungen durchgeführt werden. Ein möglicher Nachteil der Methode ist die Notwendigkeit, die analytischen prädiktiven Modellgleichungen an Änderungen entweder der Technologie oder des Kompaktmodells selbst anpassen zu müssen. Auf der anderen Seite sind aber die prädiktiven Gleichungen zusammen mit der (notwendigerweise vorhandenen) Geometrieskalierbarkeit des Modells für eine *Kombination* mit Ausbeute- und Schaltungsoptimierungsverfahren geeignet.

### 3.F2.2.2 Modellierung von HF-Bauelementen und -Schaltungen

In der Halbleitertechnik existieren mittlerweile eine Vielzahl von Modellierungs- und Simulationsmethoden, die i.a. auf die zu lösenden Probleme zugeschnitten sind. Allerdings kommt immer wieder der Versuch vor, ungeeignete Methoden und Modelle zur Lösung eines bestimmten Problems zu verwenden. Ein Beispiel hierfür ist die Anwendung eines zu stark vereinfachten Transistormodells auf den Entwurf von Leistungsverstärkern oder in der statistischen Simulation.

Aus den Ausführungen in Absatz 3.F2.1 (vgl. Bild 1) wird klar, daß die Verwendung physikalischer Kompaktmodelle für den Schaltungsentwurf am attraktivsten ist. Allerdings sind, wie bereits bemerkt, eine Reihe von Problemen zu lösen, bevor diese Modelle auch im Bereich der prädiktiven und statistischen Simulation eingesetzt werden können. Die in dieser Richtung im Rahmen dieses Projekts durchgeführten Arbeiten sind im folgenden genauer beschrieben.

#### 3.F2.2.2.1 Modellierung von Bipolartransistoren für fortschrittliche SiGe-Technologien

Die Modellierung erfolgte auf der Basis von HICUM/Level2, dessen Ersatzschaltbild bereits in Bild 2 dargestellt wurde. An dieser Stelle soll auf die Modellgleichungen eingegangen werden, die hinsichtlich fortschrittlicher SiGe-Bipolartechnologien erweitert werden müssen, um nicht nur eine genauere Beschreibung der elektrischen Transistorkennlinien sondern auch eine prädiktive und statistische Modellierung zu ermöglichen.

Transistoren in aktuellen SiGe-Bipolar/BiCMOS-Technologien mit einem Basis-Driftfeld (Drift-HBT) besitzen einen Ge Anteil von maximal 10%. Die Transitfrequenzen solcher Technologien, die nach und nach bei der überwiegenden Zahl der Halbleiterhersteller für die Produktion qualifiziert werden, beträgt ca. 50GHz. Wie experimentell überprüft wurde (z.B. [15][10][11][36]), kann die existierende Version von HICUM die entsprechenden Transistoren ausreichend genau beschreiben, obwohl die Formulierung der Minoritätenladungsspeicherung noch keine *explizite* Abhängigkeit vom Ge-Anteil, oder besser, vom Ge-Profil enthält. Bisher

ist eine entsprechende Abhängigkeit nur in der GICCR-Formulierung des Transferstroms  $i_T$  enthalten [29].

Die nächste und übernächste Generation der SiGe-Drift HBTs, die sich bereits in der Entwicklung befinden, werden Transitfrequenzen von ca. 75GHz bis 120GHz besitzen. Der zugehörige Ge-Anteil wird dabei auf ca. 15 bis zu 20% steigen. Bei dieser Höhe wird, wie Device-Simulationen zeigen, der Einfluß der aus dem Ge-Abfall resultierenden Barriere für Elektronen so groß sein, daß eine Erweiterung der in HICUM existierenden Gleichung für die Minoritätenladungsspeicherung notwendig ist, um ausreichend physikalische Modellparameter zur Beschreibung des Hochstrom- und Hochfrequenzverhaltens zu erhalten und damit aussagekräftige statistische Simulationen zu ermöglichen. Dieser Sachverhalt trifft ebenfalls auf SiGe-HBTs mit einem schwach dotierten Emitter und einer hoch dotierten Basis (LEC-HBT) zu, die zur Zeit nur von Atmel erfolgreich gefertigt werden, aber das ultimativ für die Schaltungsanwendung erwünschte Transistor-Design darstellen. Der Ge-Anteil bei diesen Transistoren beträgt bis zu 30%.

Als Konsequenz dieser Technologie-Entwicklung ist es dringend erforderlich, selbst so fortschrittliche Transistormodelle wie HICUM zu erweitern, um sie spätestens zu dem Zeitpunkt, an dem die Schaltungsentwicklung in den o.a. Technologien beginnt, in den entsprechenden Simulationsumgebungen bereitstellen zu können. Allerdings wäre es wünschenswert, verbesserte Modelle, bereits wesentlich eher verwenden zu können, um die Technologie-Entwicklung und Optimierung hinsichtlich von Systemeigenschaften durch Vorhersage und Lösung schaltungsrelevanter Prozeßprobleme zu unterstützen. Die Beiträge zur Modellverbesserung, die in diesem Teilprojekt bisher geleistet wurden, sind (a) die Entwicklung einer analytischen Beziehung zur Beschreibung der Feldstärke am Basis-Kollektor(BC)-Übergang als Funktion des Arbeitspunktes und (b) Device-Simulationen zur Untersuchung des Einflusses von Schwankungen und Änderungen des Ge-Profiles auf die elektrischen Transistoreigenschaften. In beiden Fällen wurde auf den Bauelemente-Simulator DEVICE [21][22] zurückgegriffen, dessen physikalische Modelle außerdem mit dem bei IBM verwendeten Simulator FIELDAY verglichen wurden und sich als praktisch deckungsgleich herausstellten.

Die elektrische Feldstärke am BC-Übergang,  $E_{jc}$ , spielt eine zentrale Rolle für das Verhalten von Transistoren bei mittleren und hohen Stromdichten, die für die Realisierung von schnellen Schaltungen von großer Bedeutung sind. Insbesondere die Minoritätenladung und -transitzeit in Basis- und Kollektorbereich hängen von  $E_{jc}$  ab [14][30], so daß eine kompakte analytische Beschreibung dieses komplizierten Sachverhalts seit langem wünschenswert ist. Als Randbedingung für ein Kompaktmodell ist allerdings zu beachten, daß eine solche Beschreibung zweimal stetig differenzierbar sein muß, da ihre Ableitung in die Gleichungen für Transitzeit und Avalanche-Strom eingeht. Bild 8 zeigt ein repräsentatives Beispiel für einen Vergleich der Feldstärkeverläufe zwischen Device-Simulation (Kreuze) und entwickeltem Modell (Linien). Die Kollektor-Emitter-Spannungen  $V_{CE}$  überdecken dabei einen extrem großen Betriebsbereich. Die Übereinstimmung von analytischer Gleichung und exakter Lösung (Device-Simulation) ist offensichtlich recht gut.




Bild 8 Verlauf der Feldstärke am BC-Übergang als Funktion der Kollektorstromdichte für die Spannungen  $V_{CE}/V = 0.3, 0.8, 3$ . Der Bereich kleiner, mittlerer und hoher Stromdichten ist (grob) gekennzeichnet für die mittlere Kurve mit  $V_{CE} = 0.8V$ .

Als zweiter Beitrag zur verbesserten physikalischen Kompakt-Modellierung von SiGe-HBTs wurden 1D Device Simulationen mit einer Reihe von verschiedenen SiGe-Profilen vorgenommen. Bild 9a zeigt Beispiele für die untersuchten Germanium(Ge)-Profile, wobei die Dotierung schematisch (ohne Achsenskala) ebenfalls zur Orientierung eingetragen ist. Bei allen Transistoren erstreckt sich die Ge-Konzentration mehr oder weniger vollständig über den Basisbereich. Bis auf Transistor Hr6 unterscheiden sich alle Transistoren vom Referenztransistor "ref" nur um eine Verschiebung der ansteigenden oder abfallenden Ge-Flanke um  $1nm$ . Der Einfluß der teilweise relativ geringen Ge-Variation auf die Geschwindigkeit der Transistoren ist in Bild 9b anhand der Transitfrequenz  $f_T$  als Funktion der Kollektor-Stromdichte veranschaulicht. Hier sind deutliche Schwankungen sowohl des  $f_T$ -Maximums als auch der Stromdichte, bei der das Maximum auftritt, zu erkennen, die - bis auf die von Transistor Hr6 - von einem physikalischen Kompaktmodell vorausgesagt werden sollten. Weitere Ergebnisse sind in Tab. 1 aufgelistet, die insbesondere die Komponenten von  $f_T$  enthält, d.h. die beiden Sperrschichtkapazitäten  $\bar{C}_{jE0}$  und  $\bar{C}_{jC0}$ , die Transitzeit  $\tau_{f0}$  sowie den Idealitätsfaktor  $m_{Cf}$ , der in die Steilheit des Transistors eingeht. Bzgl.  $m_{Cf}$  ist zu bedenken, daß dieser Faktor im Exponenten der Kollektorstrom-Kennlinie steht und sich bereits kleine Änderungen merklich auswirken.




Bild 9 (a) Ge-Profile von untersuchten Transistoren, bei denen die Lage und Form der Flanken des Ge-Profiles variiert wurden. Der gestrichelte Verlauf stellt das Dotierungsprofil dar (ohne Achsenbezug), um die pn-Übergänge erkennen zu können.

(b) Zugehörige Transitfrequenz als Funktion der Kollektorstromdichte für  $V_{CE} = 0.8V$ .

Die Ergebnisse zeigen, daß bereits relativ geringe Verschiebungen des Ge-Profiles zu deutlichen Schwankungen in den elektrischen Eigenschaften der Transistoren führen können. Während man aufgrund der erhaltenen Simulationsergebnisse dafür sorgen kann, den frühen Abfall

des Ge-Profiles in Transistor Hr6 bei der Herstellung weitgehend zu eliminieren, können die anderen Schwankungen nur wesentlich schlechter kontrolliert werden. Ihr Einfluß muß von einem Kompaktmodell erfaßt werden, wenn statistische und prädiktive Simulationen möglich sein sollen.

Für den nächsten Schritt, die Erweiterung gewisser Modellgleichungen hinsichtlich des Ge-Profiles, muß zunächst ein Verständnis für die physikalischen Ursachen jeder einzelnen Änderung gewonnen werden. Dies erfolgt zur Zeit auf der Basis der bereits für HICUM existierenden Theorie, wie z.B. die GICCR, sowie gewissen Erweiterungen, wie z.B. für die Transitzeit [30]. Man kann beispielsweise mithilfe der GICCR analytisch nachweisen, wie die ansteigende Flanke des Ge am Basis-Emitter-Übergang den Idealitätsfaktor  $m_{Cf}$  beeinflusst. Ebenso kann relativ einfach der Ge-Einfluß auf die Sperrschichtkapazitäten berechnet werden. Schwieriger ist dagegen die Berücksichtigung des Ge-Profiles in der Transitzeit, insbesondere für den allgemeinen Fall von Drift- und LEC-HBTs. Dies ist die zur Zeit bearbeitete Aufgabe.

| name                          | $f_{T,peak}$<br>[GHz] | $J_{C,fTp}$<br>[mA/ $\mu\text{m}^2$ ] | $m_{Cf}$<br>@ 0.1<br>mA/ $\mu\text{m}^2$ | $r_{SBi0}$<br>[ $\Omega$ ] | $\bar{C}_{jE0}$<br>[fF/ $\mu\text{m}^2$ ] | $\bar{C}_{jC0}$<br>[fF/ $\mu\text{m}^2$ ] | $\tau_{f0}$<br>[ps] |
|-------------------------------|-----------------------|---------------------------------------|--|----------------------------|---|---|---------------------|
| Ref                           | 92                    | 1.065                                 | 1.057                                    | 1472                       | 5.176                                     | 1.513                                     | 1.356               |
| Hr1<br>(C: +1nm)              | 95                    | 1.444                                 | 1.057                                    | 1472                       | 5.176                                     | 1.521                                     | 1.337               |
| Hr1'<br>(C: +1nm,<br>E: -1nm) | 83                    | 1.345                                 | 1.032                                    | 1471                       | 5.321                                     | 1.521                                     | 1.541               |
| Hr2<br>(C: -1nm)              | 86                    | 1.040                                 | 1.058                                    | 1472                       | 5.176                                     | 1.500                                     | 1.416               |
| Hr6<br>(C: -slope)            | 53                    | 0.540                                 | 1.064                                    | 1473                       | 5.176                                     | 1.451                                     | 2.208               |

**Tabelle 1: Ergebnisse der DEVICE Simulation mit verschiedenen Ge-Profilen**

### 3.F2.2.2.2 Erstellung einer Modell-Hierarchie

Die Verwendung der relativ komplexen HICUM Standardversion ist nicht immer erforderlich. Eine vereinfachte Modellversion, welche die grundsätzlichen physikalischen Effekte in einem Bipolartransistor ausreichend genau beschreibt, wäre in den folgenden Fällen nützlich:

- Zur Abschätzung von Schaltungseigenschaften und zur (grobem) Dimensionierung von Transistoren reicht oft ein Modell, das einfacher für den Entwickler zu verstehen ist und durch geringere Komplexität z.B. Handrechnungen zuläßt. Auch ist die Rechenzeit für einfachere Modelle geringer und ermöglicht eine schnellere Abschätzung der grundsätzlichen Funktionalität einer Schaltung, bevor genauere Modelle zur Feinabstimmung und Optimierung verwendet werden.
- In einer (insbesondere größeren) Schaltung arbeiten viele Transistoren in einem Betriebsbereich, der die Berücksichtigung besonderer physikalischer Effekte, die über das grundsätzliche Transistorverhalten hinausgehen, nicht erfordert. Beispielsweise erfordern die Transistoren in Bias-Schaltungen i.a. keine Beschreibung von Hochstromeffekten, des Kol-

lektor-Basis-Durchbruchs, der Selbsterwärmung und verteilter Hochfrequenzeffekte. Durch die Verwendung eines geeigneten einfacheren Modells kann daher oft die Simulationszeit deutlich verringert werden ohne Einbußen in der Genauigkeit hinnehmen zu müssen.

- In manchen Fällen, wie z.B. bei diskreten Bauelementen, ist die Parameterextraktion für nur *einen* Transistor von Interesse. Im Gegensatz dazu werden für Anwendungen in *integrierten* Schaltungen geometrieskalierbare Modellparameter gefordert, deren Extraktionsmethoden auf der simultanen Bearbeitung von Transistoren mit verschiedenen Geometrien und speziellen Teststrukturen beruhen, die in dem o.a. (diskreten) Fall nicht zu Verfügung stehen. Die geringe Zahl vorhandener Messungen an einem Einzeltransistor läßt dann nur die eindeutige Bestimmung einer geringeren Anzahl von Modellparametern zu, wie sie einfachere Modelle besitzen.

Um die o.a. Punkte zu adressieren wurde eine vereinfachte HICUM-Version (Level0) entwickelt. Die entsprechende Ersatzschaltung ist in Bild 10 dargestellt und entspricht der des SGPM. Im Gegensatz zum SGPM werden durch die geeigneteren Modellgleichungen in HICUM/Level0 viele Probleme des SGPM beseitigt. Die Modellgleichungen selbst wurden aus denen des HICUM/Level2 abgeleitet, so daß eine "kontrollierbare" Genauigkeit erreicht wird. Außerdem wird dadurch die automatische Bestimmung der Parameter des vereinfachten Modells aus denen der Level2-Version ermöglicht. Letzteres ist eine absolut notwendige Bedingung dafür, daß sich HICUM/Level0 auch in der Praxis für die Entwicklung *integrierter* Schaltungen durchsetzt, da von den (potentiellen) Anwendern eine separate Parameterbestimmung für integrierte Schaltungen aufgrund des zusätzlichen Aufwandes nicht akzeptiert wird. Durch diese automatische Modellparametergenerierung bleibt auch die Geometrieskalierung erhalten. Die so geschaffene Modellhierarchie erlaubt nun einen einfachen Übergang vom konventionellen SGPM zu verbesserten Modellen.




Bild 10 Vereinfachte Version (Level0) des HICUM Großsignal-Ersatzschaltbildes.

Im folgenden ist als Beispiel die vereinfachte Modellgleichung für den quasi-statischen Transferstrom (s. Bild 10) im Vorwärtsbetrieb angegeben:

$$i_T = i_{Tf} = \frac{I_S^*}{1 + \frac{h_{jci} Q_{jCi}}{Q_{p0}^*} + \frac{Q_{f,T}}{Q_{p0}^*} + \frac{Q_{r,T}}{Q_{p0}^*}} \exp\left(\frac{v_{B'E'}}{m_{cf} V_T}\right). \quad (7)$$

Dabei ist

$$Q_{p0}^* = Q_{p0} + h_{jei} Q_{jEi,op} \quad (8)$$

die modifizierte Löcherladung im thermischen Gleichgewicht,

$$m_{Cf} \cong \left( 1 - \frac{h_{jei} C_{jEi,op} V_T}{Q_{p0}^*} \right)^{-1} \cong 1 + \frac{h_{jei} C_{jEi,op} V_T}{Q_{p0}^*} \quad (9)$$

der Idealitätsfaktor und  $I_S^*$  der (modifizierte) Sättigungsstrom. Die letzten drei Größen sind Modellparameter, während die arbeitspunktabhängigen Ladungen  $Q_{jCi}$ ,  $Q_{f,T}$ ,  $Q_{r,T}$  und die Modellparameter  $h_{ci}$ ,  $h_{jei}$  denen des HICUM/Level2 Modells entsprechen. Obige Formulierung vermeidet u.a. die iterative Lösung des Transferstroms, die in HICUM/Level2 stattfindet, und reduziert allein dadurch die Rechenzeit.

Das Ladungsspeichermodell entspricht ebenfalls einer Vereinfachung von HICUM/Level2, wobei entweder verschiedene Elemente zu einem Element zusammengezogen werden oder eine Untermenge der beschreibenden Gleichungen verwendet wird.

Die hauptsächlichen Nachteile des vereinfachten Modells liegen erwartungsgemäß in der Einschränkung des Gültigkeitsbereichs. Es wird daher empfohlen, HICUM/Level2 für die abschließende Optimierung und Verifizierung zu verwenden. Die intrinsischen Modellgleichungen (einschließlich der Kleinsignal-Elemente) von HICUM/Level0 werden zur Zeit in MATLAB getestet. Anschließend wird das vollständige Modell in Verilog-A implementiert, um es den Anwendern in allen gängigen HF-Simulatoren zu Verfügung stellen zu können. Ebenso wie für HICUM/Level2 soll die Dokumentation der Modellgleichungen auf dem Internet erhältlich sein.

### 3.F2.2.2.3 Weitere Arbeiten im Bereich der Bauelemente-Modellierung

Rauschen in Halbleiterbauelementen spielt eine entscheidende Rolle in Empfängerschaltungen der Nachrichtentechnik. Sowohl für Bipolar- als auch MOS-Transistoren müssen daher die existierenden Modelle bei den geforderten hohen Frequenzen überprüft und gegebenenfalls erweitert werden. Es sei bemerkt, daß insbesondere im MOS-Bereich noch große Unklarheiten in der Literatur über die Rauschmechanismen und ihre korrekte Modellierung bestehen (s. z.B. [31]). Aber auch für Bipolartransistoren nehmen nach Erfahrung des Berichters die Diskrepanzen zwischen Modell und Messung zu höheren Frequenzen hin (ab ca. 4 GHz für Transistoren auf Si-Basis) deutlich zu.

Eine Reihe von Gründen können für die Ungenauigkeiten der HF-Modelle bestehen, u.a. (a) ungenaue Berücksichtigung der den Transistor umgebenden parasitären Elemente auf dem Chip bei hohen Frequenzen; (b) fehlende Berücksichtigung von Rauschmechanismen oder deren Korrelation; (c) Ungenauigkeiten des Modells selbst und der parasitären Elemente der Metallisierung bei hohen Frequenzen. Im Rahmen dieses Projekts ist damit begonnen worden, diese Aspekte zu untersuchen. Erste Ergebnisse für MOS-Transistoren wurden in [4][5] veröffentlicht. Weiterhin erfolgen zur Zeit Rauschmessungen bis zu Frequenzen von 26GHz an verschiedenen Bipolar- und MOS-Technologien. Auf der Basis dieser experimentellen Ergebnisse werden dann bestehende Modelle überprüft und evtl. Erweiterungen vorgenommen. Außerdem werden die Meßergebnisse zur Verifikation der folgenden analytischen Beziehung für die minimale Rauschzahl verwendet, die in [32] entwickelt wurde und sich bisher gut bewährt hat:

$$F_{min} = 1 + \frac{I_C}{V_T |y_{21}|^2} \left( \sqrt{\left( \frac{|y_{21}|^2}{B} + |y_{11}|^2 \right) \left( 1 + \frac{2V_T |y_{21}|^2 (r_E + r_B)}{I_C} \right)} - \operatorname{Im}^2\{y_{11}\} + \operatorname{Re}\{y_{11}\} \right). \quad (10)$$

Darin sind  $I_C$  der Kollektorstrom,  $y_{21}$  und  $y_{11}$  die (komplexen) Steilheit und Eingangs-Kleinsignaladmittanz, sowie  $r_E$  und  $r_B$  der Emitter- und Basisbahnwiderstand. Die Eignung entsprechender analytischer Beziehungen für den Rauschwiderstand  $R_n$  und die optimale Eingangsadmittanz  $Y_{opt}$  wird ebenfalls überprüft. Obige Beziehung ist u.a. auch auf eine einfache Verstärkergrundsaltung anwendbar und damit bereits eine Modellgleichung für ein physikalisches Schaltungskompaktmodell.

Im Rahmen der aktuellen experimentellen Aktivitäten werden an den entsprechenden Transistoren zusätzlich Messungen der nichtlinearen Verzerrung über einen großen Frequenzbereich (bis 60GHz) und des niederfrequenten Rauschens vorgenommen. Letzteres ist z.B. für das Phasenrauschen in Mischern und VCOs verantwortlich, dessen Vorhersage durch Simulationsmodelle heute oft große Probleme bereitet. Dies gilt ebenfalls für die korrekte Modellierung und Vorhersage der nichtlinearen Verzerrung, die z.B. zur Generierung von Störleistung unerwünschten Frequenzbereichen führt.

#### 3.F2.2.2.4 Modellierung von Grundsaltungsblöcken

Für die Untersuchungen war zunächst eine Schaltungsauswahl notwendig. Diese ist für Mischer und LNA (s. unten) sowie CML- und ECL-Gatter abgeschlossen. Evtl. wird noch ein Frequenzteiler betrachtet. Die ausgewählten Schaltungen sollen aus bereits erwähnten Gründen in unterschiedlichen fortschrittlichen Bipolar- und BiCMOS-Technologien realisiert werden. Für den Entwurf ist die Bereitsstellung entsprechender Modell-Bibliotheken erforderlich, da analoge und HF-Schaltungen an jeden Prozeß angepaßt werden müssen. Da ausreichend genaue Kompaktmodelle bzw. deren Parameter zur Verfügung stehen müssen, verläuft der Schaltungsentwurf zwangsläufig zeitlich etwas versetzt zu Modellierungsarbeiten. Bisher wurden (bzw. werden) dazu folgende Arbeiten durchgeführt:

- Anpassung und Optimierung des Mixers und LNAs an die ausgewählten bzw. zu Verfügung gestellten Technologien durch geeignete Dimensionierung aller Bauelemente hinsichtlich praxisrelevanter Spezifikationen. Anschließende Erstellung des Layouts für die entwickelten Schaltungen. In beiden Fällen ist die Einrichtung des Designkits der jeweiligen Technologie an die an der TUD existierende Simulations- und Entwurfssoftware erforderlich, was einen nicht unbeträchtlichen Aufwand darstellt.
- Nach erfolgter Herstellung werden die Schaltungen direkt *auf dem Wafer* gemessen, um durch Gehäuse und Bonddrähte verursachte parasitäre Effekte von vorn herein auszuschließen. Außerdem werden hierdurch die Kosten deutlich reduziert sowie der Zeitplan beschleunigt.
- Die Gegenüberstellung von Meß- und Simulationsdaten soll u.a. Aufschluß über die Genauigkeit der verwendeten Modelle sowohl der Bauelemente als auch der Schaltungen liefern.

Da bis zum Zeitpunkt der Berichtsverfassung noch keine arbeitsfähigen HF-Designkits von Halbleiterfirmen zur Verfügung standen, erstreckten sich die bisherigen Aktivitäten auf theoretische Vorarbeiten sowie die Evaluierung von und die Einarbeitung in die entsprechend benötigten Software-Werkzeuge. Dabei werden zur Zeit symbolische Analysen mit dem Programm AnalogInsydes™ durchgeführt.



Weiterhin wurde die in Bild 12 dargestellte LNA-Schaltung unter ähnlichen Gesichtspunkten, wie bereits für den Mischer genannt, ausgewählt. Der Kern der Schaltung wird durch die Kaskodestufe mit Q4 und Q5 gebildet. Die restlichen Bauelemente sind Bestandteil des Bias-Netzwerkes. Theoretisch reicht für die geforderte (Leistungs-)Verstärkung der Transistor Q4 aus. Soll jedoch bei hoher Arbeitsgeschwindigkeit gleichzeitig eine hohe Rückwärtsisolation, z.B. zur Einhaltung einer vorgeschriebenen Störabstrahlung an der Antenne, erreicht werden, so ist die dargestellte Kaskodeschaltung von Vorteil. Eine detailliertere Schaltungsbeschreibung einschließlich der Herleitungen von Dimensionierungsvorschriften wird in einem späteren Bericht erfolgen. Der erste Schritt zur Entwicklung eines physikalischen Kompaktmodells besteht in der Vereinfachung des Bias-Netzwerkes und dem Ersetzen von Q5 durch einen Widerstand. Die so vereinfachte Schaltung wird dann durch Anwendung der symbolischen Netzwerkanalyse untersucht.




Bild 12 Schaltung des untersuchten Verstärkers (ohne Eingangs- und Ausgangsnetzwerke).

Repräsentativ für schnelle Digitalschaltungen, z.B. der optischen Nachrichtenverarbeitung, sind ECL- und CML-Gatter sowie Frequenzteiler. Für erstere werden zur Zeit zunächst die bereits in der Literatur (z.B. [35][33][34]) vorhandenen analytischen Beziehungen der Gatterverzögerungszeit in Abhängigkeit von den Schaltungselementen nach für dieses Projekt geeigneten Beschreibungen untersucht. Viele dieser Modelle beruhen auf Fit-Methoden (z.B. [35]) und sind daher nicht für das hier angestrebte Ziel geeignet. Möglicherweise ist auch hier eine eigene symbolische Analyse erforderlich.

### 3.F2.2.3 Bedeutung der Ergebnisse

Aufgrund der noch kurzen Laufzeit dieses Teilprojektes ist die Zahl der Ergebnisse begrenzt. Letztere wurden bisher hauptsächlich im Bereich der Bauelemente-Modellierung erzielt. Als bisher wichtigste Ergebnisse, von deren Erreichen bis zum Ende der aktuellen Förderung dieses Teilprojektes (Dez. 2001) ausgegangen wird, werden betrachtet:

- Die zur Zeit existierenden prädiktiven Modellgleichungen stellen eine solide Basis für die statistische Modellierung und Simulation dar, auf der die Erweiterungen für kommende SiGe-Bipolartechnologien aufbauen können.
- Das vorgeschlagene Verfahren zur statistischen Simulation läßt sich in die Praxis umsetzen und in existierende Design-Systeme verschiedener CAD-Firmen modular implementieren.
- Die Entwicklung einer HICUM-Modellhierarchie mit einer automatischen Modellparametergenerierung des vereinfachten Modells aus den Parametern des komplexen Modells ermöglicht eine effiziente Entwicklung von physikalischen Kompaktmodellen für Schaltungen durch die symbolische Analyse.
- Die Simulationen von SiGe-Bipolartransistoren mit Variationen in den Ge-Profilen vermitteln ein Gefühl für die zu erwartenden Prozeßschwankungen und legen den Grundstein für die Herleitung theoretischer Beziehungen für ein prädiktives Kompaktmodell.
- Die Auswahl wichtiger Grundschaltungen ist abgeschlossen. Mit der Organisation des Transfers der für die technologische Realisierung erforderlichen Design-Kits ist begonnen worden ebenso wie mit der Einarbeitung in das symbolische Analyse-Programm.

HICUM/Level2 ist mittlerweile in den an der TUD vorhandenen (kommerziellen) Schaltungssimulatoren implementiert und steht für die Benutzung im Rahmen anderer Teilprojekte, z.B. E1, D4 und F1 zur Verfügung.

### 3.F2.3 Vergleiche mit Arbeiten außerhalb des Sonderforschungsbereiches und Reaktionen der wissenschaftlichen Öffentlichkeit auf die eigenen Arbeiten

Es erfolgen pro Woche mehrere Anfragen nach und Fragen bzgl. der Anwendung von HICUM, TRADICA und der Modellparameterextraktion seitens Halbleiter- und CAD-Firmen (international). Die Modellparameter-Extraktionsmethode für MOS-Transistoren ist mittlerweile bei SILVACO implementiert worden [9] und wird in UTMOST kommerziell angeboten.

Auf der nächsten BCTM (Bipolar/BiCMOS Circuits and Technology Meeting) in Minneapolis werden die neuesten bei Halbleiterfirmen mit HICUM erhaltenen Ergebnisse veröffentlicht [3][10][11]. Außerdem wird dort als Reaktion auf das große Interesse das erste internationale HICUM User's Meeting abgehalten. Im folgenden ist eine detailliertere Liste von (eingeladenen) Vorträgen, Kursen, Tagungsbesuchen und Kontakten angegeben.

- (Eingeladene) Vorträge und Workshops  
Feb. 2000 M. Schröter, "RF Modeling of bipolar transistors with HICUM", eingeladener Short Course auf dem "RF design and modeling workshop", Lausanne, Schweiz.
- Juni 2000 M. Schröter, "Geometry scalable model parameter extraction", zweitägiger Kurs bei STM Crolles/Grenoble, Frankreich
- Juli 2000 M. Schröter: "Introduction into the bipolar compact transistor model HICUM", "Geometry scalable model parameter extraction", "TRADICA -

- A program for transistor sizing and model parameter generation" dreitägiger Kompakt-Kurs bei IBM, Burlington, USA.
- Aug. 2000 M. Schröter: "Geometry scalable model parameter extraction", Vortrag bei Conexant, Newport Beach, USA.
- Sept. 2000 M. Schröter: "Introduction into the bipolar compact transistor model HICUM"; "Geometry scalable model parameter extraction"; "TRADICA - A program for transistor sizing and model parameter generation", zweitägiger Kompakt-Kurs bei Infineon Technologies, München.
- Nov. 2000 M. Schröter, "Silicon-based High Performance Transistor Modeling for the Design of RF and high speed ICs", eingeladener Short Course, ISMA Konferenz, Singapur.
- Dez. 2000 M. Schröter, "Introduction into the bipolar compact transistor model HICUM", "Geometry scalable model parameter extraction", zweitägiger Kompakt-Kurs bei Maxim Integrated Products, Portland, USA
- Juni 2001 M. Schröter: Organisator des "HICUM Workshop (Europe) for Advanced Users" in Dresden; Teilnehmer: Vertreter der Firmen Agilent, Alcatel, Atmel, Infineon, ST sowie des IFX (Universität Bordeaux).
- Sept. 2001 P. Sakalas: Besuch der International Conference on Noise in Physical Systems and 1/f Noise (ICNF) an der University of Florida, Gainesville, mit Vortrag "On-Wafer Low-Frequency Noise Investigation of 0.35µm n and p Type Mosfets, Dependence upon the Gate Geometry".
- Sept 2001 M. Schröter: Chairman des "HICUM Users' Meeting" in Minneapolis, USA; anschließend:  
Besuch des Bipolar/BiCMOS Circuits and Technology Meeting mit Vortrag "A scalable model generation methodology of bipolar transistors for RF IC design".
- Okt. 2001 P. Sakalas: Besuch der European Microwave Week Conference in London, UK, mit Vortrag "Size dependent influence of the pad and gate parasitic elements on the microwave and noise performance of 0.35µm n- and p-type MOSFETS".

Hinzu kommen regelmäßige Vorträge über den Status der HICUM-Entwicklung bei (vierteljährlichen) Sitzungen des Compact Model Councils.

### **3.F2.4 Offene Fragen und abgeleitete Aufgaben für zukünftige Arbeiten**

#### **3.F2.4.1 Bauelemente-Modellierung**

Für die existierende Version von HICUM/Level2 sind gewisse physikalische Erweiterungen erforderlich, die bereits weiter oben erwähnt wurden. Aufgrund der hohen Nachfrage und Aktivität im Bereich der SiGe-BiCMOS Prozeßentwicklung sollte das Hauptgewicht auf SiGe-HBTs liegen. Modell-Erweiterungen hinsichtlich der nichtlinearen statischen Kennlinien werden auf der Grundlage der GICCR vorgenommen. Zusätzlich muß die Beschreibung der Minoritätenladungsspeicherung als Funktion des Ge-Profiles verbessert werden, um die Hochfrequenz-Eigenschaften von SiGe-HBTs mit ausreichender Genauigkeit vorhersagen zu können.

Die Modell-Hierarchie muß vermutlich auch durch ein Multi-Transistormodell erweitert wer-

den, um die für Leistungsverstärker wichtige Kopplung elektro-thermischer Effekte untersuchen und in einer Schaltungsumgebung beschreiben zu können. Auch dieses Modell sollte aus HICUM/Level2 automatisch generiert werden.

Aufgrund der Nachfrage erscheint es sinnvoll zu sein, sich mit der Modellierung von MOS-Transistoren für den Analog- und Hochfrequenz-Betrieb (Schlagwort "RF-CMOS") zu beschäftigen, da Bedarf besteht, diese bei niedrigeren Frequenzen (bis ca. 2.5 GHz) verstärkt in RF-Front-Ends einzusetzen.

#### **3.F2.4.2 Prädiktive und statistische Modellierung**

Für die auf zukünftige SiGe-Technologien erweiterte HICUM/Level2-Version müssen die bereits existierenden "prädiktiven Beziehungen" entsprechend erweitert und in ihrer Genauigkeit überprüft werden.

Die Erzeugung von WC Bibliotheken erfolgt zur Zeit noch auf der Basis einer Zielfunktion (z.B. Transitfrequenz). Hier sollte eine Erweiterung auf mehrer Zielfunktionen gleichzeitig stattfinden, solange in der Praxis diese Vorgehensweise bevorzugt wird. Letzendlich wird jedoch angestrebt, die WC-Bibliotheken zu ersetzen, indem der Schaltungsentwickler die Verteilungsfunktion relevanter Schaltungseigenschaften mit der hier beschriebenen (RSM) Methode und den prädiktiven Modellgleichungen selbst erzeugt.

#### **3.F2.4.3 Schaltungsmodellierung**

Die Schaltungsmodellierung erfolgt heute überwiegend auf der Basis einer Verhaltensmodellierung, die aber wertlos für Vorhersagen von Schaltungseigenschaften als Funktion von Prozessänderungen ist. Es wird daher als wichtig angesehen, analytische oder zumindest ausreichend einfache und übersichtliche Gleichungen für den den *physikalischen* Zusammenhang zwischen den Ausgangsgrößen einer Schaltung und den technologischen Daten einer Technologie zu entwickeln. Dies erfordert die Bereitstellung von genauen *physikalischen Kompaktmodellen* als geeigneter Unterbau.

Physikalische Schaltungsmodelle bieten außerdem die Möglichkeit, Verfahren zur automatischen Dimensionierung der Schaltungselemente abzuleiten und damit die Rechenzeiten für die Simulation bzw. Optimierung stark zu reduzieren. Sicherlich lassen sich ausreichend einfache Modelle nicht für alle Schaltungen erstellen. Hier reicht es aber für gute Schaltungsdesigner bereits, solche Modelle für die wichtigsten Grundschaltungsblöcke zur Verfügung zu haben, um damit die Leistungsfähigkeit einer Technologie frühzeitig abschätzen zu können.

Nach Erfahrung des Antragstellers findet aus überwiegend "logistischen" eine Verifikation der Bauelemente-Modelle durch die experimentelle Auswertung von Schaltungsergebnissen in der Industrie extrem selten statt. Auf der anderen Seite werden aber die Bauelementemodelle häufig für nicht erwartungsgemäß funktionierende Schaltungen verantwortlich gemacht. Die Klärung solcher Unstimmigkeiten ist daher ein für eine Universität sehr sinnvolles Projekt, wenn dabei gleichzeitig noch ungeklärte Modellierungsprobleme, wie z.B. die der nichtlinearen Verzerrung oder des HF-Rauschens, bearbeitet und gelöst werden können.

Hinsichtlich einer detaillierteren Diskussion einiger zukünftiger Arbeiten wird hier auf den Fortsetzungsantrag zu diesem Teilprojekt verwiesen.

### 3.F2.5 Veröffentlichungen

Dissertationen und Diplomarbeiten konnten bisher noch nicht abgeschlossen werden, da der Lehrstuhl erst im Juni 1999 ohne wissenschaftliches Personal übernommen wurde und sich seitdem im Aufbau befindet.

#### 3.F2.5.1 Zeitschriften, Buch- und Konferenzbeiträge, Dissertationen 2000-2001

- [1] M. Schröter, D.R. Pehlke and T.-Y. Lee, „Compact modeling of high-frequency distortion in Si integrated bipolar transistors“, IEEE Trans. on Electron Dev., Vol. 47, pp. 1529-1539, 2000.
- [2] M. Schröter, “Junction diodes and bipolar junction transistors”, Chapter 2 in the Handbook of Electrical Engineering, ed. K. Chen (Univ. of Wisconsin), to appear in 2001.
- [3] T.-Y. Lee and M. Schröter, “A scalable model generation methodology of bipolar transistors for RF IC design“, accepted for publication at BCTM 2001.
- [4] P.Sakalas, H. Zirath, A. Litwin, and M. Schröter, “On-Wafer Low-Frequency Noise Investigation of the 0.35 $\mu$ m n and p Type Mosfets, Dependence upon the Gate Geometry”, accepted for publication at the International Conference on Noise in Physical Systems and 1/f Noise (ICNF), 2001.
- [5] P.Sakalas, H. Zirath, A. Litwin, M. Schröter, and A. Matulionis, “Size dependent influence of the pad and gate parasitic elements on the microwave and noise performance of 0.35 $\mu$ m n- and p-type MOSFETS”, accepted for publication at European Microwave Week Conf. 2001.
- [6] D.J. Walkey, T.J. Smy, C. Reimer, M. Schröter, H. Tran, D. Marchesan, M. Jackson, and T. Kleckner, “Modeling thermal resistance in trench-isolated bipolar technologies including trench heat flow”, submitted for publication.
- [7] M. Schröter, “HICUM - an advanced compact bipolar transistor model for the design of high-performance circuits”, invited paper for IEEE Circuits and Devices Mag., to be published.
- [8] S.H. Jen, C. Enz, M. Schröter, and B. Sheu, “A high-frequency MOS transistor model and its application to radio-frequency circuits”, J. Analog ICs & Sign. Proc. (Kluwer), Vol. 23, pp. 93-101, 2000.
- [9] Silvaco’s “Simulation Standard”, Vol. 11, pp. 1-3, Oct. 2000.
- [10] B. Ardouin, T. Zimmer, D. Berger, D. Celi, H. Mnif, T. Burdeau, P. Fouillat, “Transit time parameter extraction for the HICUM bipolar compact model”, accepted for publication at BCTM 2001.
- [11] B. Ardouin, T. Zimmer, H. Mnif, P. Fouillat, “Direct method for bipolar base-emitter and base-collector capacitance splitting using high-frequency measurements”, accepted for publication at BCTM 2001.

#### 3.F2.5.2 DFG/SFB-Berichte und Diplomarbeiten 2000-2001

- [12] J. Herricht, “Gültigkeitsnachweis der entwickelten Modelle und Methoden“, im Rahmen des BMBF-Förderprojektes „HF-Front-Ends“ (Förderkz.: 01M3040, finanziert bis 12/2000), pp. 16-21, Juni 2000.

#### 3.F2.5.3 Zitierte Literatur und eigene Literatur vor 2000

- [13] M. Schröter, “Physikalische Modelle für schnelle Bipolartransistoren - eine vergleichende Übersicht”, Habilitationsschrift, Ruhr-Universität Bochum, 1993.

- 
- [14] M. Schröter, "Ein kompaktes physikalisches Großsignalmodell für schnelle Bipolartransistoren unter besonderer Berücksichtigung hoher Stromdichten und zweidimensionaler Effekte", Dissertation, Ruhr-Universität Bochum, 1987.
- [15] M. Schröter, "Bipolar transistor modeling for high-speed circuit design", invited Short Courses, Bipolar/BiCMOS Circuits and Technology Meeting, Minneapolis, 1996.
- [16] M. Schröter and T.-Y. Lee, "HICUM - a physics-based scaleable compact bipolar transistor model", invited presentation to the Compact Model Council, Dec. 1998; s. auch: [www.eigroup.org/cmc](http://www.eigroup.org/cmc) und [www.iese.et.tu-dresden.de/iese/eb/eb\\_homee.html](http://www.iese.et.tu-dresden.de/iese/eb/eb_homee.html). Dort sind viele weitere Literaturstellen zu HICUM und auf Messungen basierende Beispiele für die Unzulänglichkeit des SGPM angegeben.
- [17] Y. Chen, M. Schröter, C. Enz, M. Matloubian, and D. Pehlke, "RF Modeling issues of deep-submicron MOSFETs for circuit design", Proc. Int'l Conf. on Solid-State Integrated Circuit Technology (invited paper), Beijing, pp. 416-419, 1998.
- [18] H.-M. Rein and M. Schröter, "A compact physical large-signal model for high-speed bipolar transistors at high current densities - Part II: Two-dimensional model and experimental results", IEEE Trans. Electron Dev., Vol. 34, pp. 1752-1761, 1987.
- [19] M. Schröter and T.-Y. Lee., "A physics-based minority charge and transit time model for bipolar transistors", IEEE Trans. Electron Dev., Vol. 46, pp. 288-300, 1999.
- [20] H.-M. Jen, C. Enz, D. Pehlke, M. Schröter, and B. Sheu, "Accurate modeling and parameter extraction for MOS transistors up to 10GHz", IEEE Trans. Electron Dev., Vol. 46, pp. 2217-2227, 1999.
- [21] M. Schröter, "DEVICE - A mixed-mode device-circuit simulator for DC, transient and small-signal (h.f.) operation", Proc. NASECODE VII, Copper Mountain, pp. 193-195, 1991.
- [22] M. Schröter, "Transient and small-signal high-frequency simulation of numerical device models embedded in an external circuit", COMPEL, Vol. 10, No. 4, pp. 377-378, 1991.
- [23] M. Schröter et al., "Physics- and process-based bipolar transistor modeling for integrated circuit design", IEEE Journal of Solid-State Circuits, Vol. 34, pp. 1136-1149, 1999.
- [24] M. Schröter and H.-M. Rein, "Investigation of very fast and high-current transients in digital bipolar circuits by using a new compact model and a device simulator", IEEE J. of Solid-State Circuits, Vol. 30, pp. 551-562, 1995.
- [25] M. Schröter, "Simulation and modelling of the low-frequency base resistance of bipolar transistors in dependence on current and geometry", IEEE Trans. Electron Dev., Vol. 38, pp. 538-544, 1991.
- [26] M. Schröter and D.J. Walkey, "Physical modeling of lateral scaling in bipolar transistors", IEEE J. Solid-State Circuits, Vol. 31, pp. 1484-1491, 1996 and Vol. 33, p. 171, 1998.
- [27] A. Monroy et al., "BiCMOS6G: A high performance 0.35 $\mu\text{m}$  SiGe BiCMOS technology for wireless applications", Proc. Bipolar/BiCMOS Circuits and Technology Meeting, Minneapolis, pp. 121-124, 1999.
- [28] M. Racanelli et al., "BC35: a 0.35 $\mu\text{m}$ , 30GHz, production RF BiCMOS", Proc. BCTM, Minneapolis, pp. 125-128, 1999.
- [29] M. Schröter, M. Friedrich, and H.-M. Rein, "A generalized Integral Charge-Control Relation and its application to compact models for silicon based HBTs", IEEE Trans. Electron Dev., Vol. 40, pp. 2036-2046, 1993.
- [30] S. Wilms and H.-M. Rein, "Analytical high-current model for the transit time of SiGe HBTs", Proc. Bipolar/BiCMOS Circuits and Technology Meeting, Minneapolis, pp. 199-202, 1998.
- [31] G. Knoblinger, P. Klein, and M. Tiebout, "A new model for thermal channel noise of deep-submicron MOSFETs and its applications in RF-CMOS design", IEEE Journal of Solid-State Circuits, vol. 36, pp. 831-837, 2001.

- [32] S. Voinigescu, M. Maliepaard, M. Schröter, P. Schvan and D. Hareme, „A scaleable high-frequency noise model for bipolar transistors and its applications in low-noise amplifier design“, IEEE J. Solid-State Circuits, Vol. 32, pp. 1430-1439, 1997.
- [33] Y. Harada, “Delay components of a current mode logic circuit and their current dependency”, IEEE J. Solid-State Circuits, Vol. 30, pp. 54-60, 1995.
- [34] J. McGregor et al., “A simple expression for ECL propagation delay including non-quasi-static effects”, Solid-State Electronics, Vol. 36, pp. 391-396, 1993.
- [35] W. Fang, “Accurate analytical delay expressions for ECL and CML circuit and their applications to optimizing high-speed bipolar circuits”, IEEE J. Solid-State Circuits, Vol. 25, pp. 572-, 1990.
- [36] H. Tran, “Investigation of SiGe heterojunction bipolar transistors with respect to compact modeling for integrated circuit design”, MSEE thesis, Carleton University, Ottawa, Canada, 1997.