Die Bezeichnungen der Padzellen sind folgendermaßen aufgebaut:
Buchstabe 1/2: IP Input,
OP Output,
IO In/Out (Bidirektional).
Buchstabe 3 : S Standard Slew Rate,
R Reduced Slew Rate.
Die R-Typen haben eine größere Flankensteilheit bei größerer
Gesamtverzögerung.
Zahl 4 : 0 - 2 mA
1 - 4 mA
2 - 8 mA
4 - 16 mA
6 - 24 mA
Beachten Sie, daß die Stromversorgung der Peripherie der Treiberstärke
angepaßt sein muß.
Acht Ausgänge mit einer möglichen Ausgangslast von 24 mA
müssen mit 192 mA versorgt werden.
Welche Bedeutung die Zahl bei Input-Zellen hat, ist nicht bekannt,
alle Eingabezellen sind standardmäßig vom 'S'-Typ.
Buchstabe 5 : B CMOS in/out non-inverting
C CMOS in/out non-inverting with pullup 125 kOhm
D CMOS input non-inverting with pullup 9 kOhm
E CMOS input non-inverting Schmitt trigger
G TTL input non-inverting
H TTL input non-inverting with pullup 125 kOhm
I TTL input non-inverting with pullup 9 kOhm
J TTL input non-inverting Schmitt trigger
K CMOS in/out inverting
P TTL in/out inverting
T CMOS output non-inverting
U CMOS output inverting
V CMOS output non-inverting Tristate
W CMOS output inverting Tristate
Y CMOS output non-inverting Open Drain
Z CMOS output inverting Open Drain
Der FIFO soll CMOS-kompatible Anschlüsse haben.
Wie üblich, werden die Typen mit höherer Flankensteilheit benutzt.
Die Ausgänge werden auf 4mA ausgelegt und sollen nichtinvertierend
sein.
Die Eingänge sollen einen moderaten PullUp haben.
Für die Eingänge werden daher IPS8C benutzt, für die Ausgänge
OPR1T und für die bidirektionalen Anschlüsse IOR1B.
Eine besondere Rolle spielen die CKBUF-Zellen. Diese sind dafür gedacht, Taktsignale zu treiben, d.h. sie können große Lastkapazitäten verkraften. Das D-FlipFlop hat eine Takt-Lastkapazität von 0.032 pF, d.h. ein CKBUF05 (20 pF Last) kann bis zu 600 FlipFlops versorgen, was für die FIFO-Schaltung ausreicht. Die CKBUF-Zellen besitzen lediglich Versorgungsanschlüsse, das Eingangssignal muß von einer weiteren Padzelle oder einem internen Signal kommen. Für den Takt werden gerne Schmitt-Trigger-Eingänge genommen, d.h. IPS4E.
Diese Zellen werden also in die Top-Level-Schaltung eingefügt. Es ist zu beachten, daß die bidirektionalen Zellen Low-aktive Enable-Eingänge haben. Die I/O-Zellen des Datenbusses können in Form eines Arrays plaziert werden.
Es muß beachtet werden, daß an die Padzellen außen noch die Pins angeschlossen werden. Die Signale im Inneren müssen also andere Namen haben (d.h. die Padzellen werden wie Treiberzellen behandelt, was sie ja praktisch auch sind.)